



طراحی و تحلیل SRAM مقاوم

جاوار سینگ و همکاران

ترجمہ

مہدی فرجی

امروز کتابخوانی و علم‌آموزی نه تنها یک وظیفه‌ی ملی، که یک واجب دینی است!¹

مقام معظم رهبری

در عصر حاضر یکی از شاخصه‌های ارزیابی رشد، توسعه و پیشرفت فرهنگی هر کشوری میزان تولید کتاب، مطالعه و کتاب‌خوانی مردم آن مرز و بوم است. ایران اسلامی نیز از دیرباز تاکنون با داشتن تمدنی چندهزارساله و مراکز متعدد علمی، فرهنگی، کتابخانه‌های معتبر، علما و دانشمندان بزرگ با آثار ارزشمند تاریخی، سرآمد دولت‌ها و ملت‌های دیگر بوده و در عرصه فرهنگ و تمدن جهانی به‌سان خورشیدی تابناک همچنان می‌درخشد و با فرزندان نیک‌نهاد خویش هنرنمایی می‌کند. چه کسی است که در دنیا با دانشمندان فرزانه و نام‌آور ایرانی همچون ابوعلی سینا، ابوریحان بیرونی، فارابی، خوارزمی و ... همچنین شاعران برجسته‌ای نظیر فردوسی، سعدی، مولوی، حافظ و ... آشنا نباشد و در مقابل عظمت آنها سر تعظیم فرود نیاورد. تمامی این افتخارات ارزشمند، برگرفته از میزان عشق و علاقه فراوان ملت ما به فراگیری علم و دانش از طریق خواندن و مطالعه منابع و کتاب‌های گوناگون است. به شکرانه الهی، تاریخ و گذشته ما، همیشه درخشان و پر بار است. ولی اکنون در این زمینه در چه جایگاهی قرار داریم؟ آمار و ارقام ارائه‌شده از سوی مجامع و سازمان‌های فرهنگی در مورد سرانه مطالعه هر ایرانی، برایمان چندان امیدوارکننده نمی‌باشد.

کتاب، دروازه‌ای به سوی گستره دانش و معرفت است و کتاب خوب، یکی از بهترین ابزارهای کمال بشری است. همه دستاوردهای بشر در سراسر عمر جهان، تا آنجا که قابل کتابت بوده است، در میان دست‌نوشته‌هایی است که انسان‌ها پدید آورده و می‌آورند. در این مجموعه بی‌نظیر، تعالیم الهی، درس‌های پیامبران به بشر، و همچنین علوم مختلفی است که سعادت بشر بدون آگاهی از آنها امکان‌پذیر نیست. کسی که با دنیای زیبا و زندگی‌بخش کتاب ارتباط ندارد بی‌شک از مهم‌ترین دستاورد انسانی و نیز از بیشترین معارف الهی و بشری محروم است. با این دیدگاه، به‌روشنی می‌توان ارزش و مفهوم رمزی عمیق در این حقیقت تاریخی را دریافت که اولین خطاب خداوند متعال به پیامبر گرامی اسلام (ص) این است که «بخوان!» و در اولین سوره‌ای که بر آن فرستاده عظیم‌الشان خداوند، فرود آمده، نام «قلم» به تجلیل یاد

1. <https://farsi.khamenei.ir/message-content?id=2696>

شده است: «إِقْرَأْ وَرَبُّكَ الْأَكْرَمُ. الَّذِي عَلَّمَ بِالْقَلَمِ» در اهمیت عنصر کتاب برای تکامل جامعه انسانی، همین بس که تمامی ادیان آسمانی و رجال بزرگ تاریخ بشری، از طریق کتاب جاودانه مانده‌اند.

دانشگاه پیام‌نور با گستره جغرافیایی ایران شمول خود با هدف آموزش برای همه، همه‌جا و همه‌وقت، به‌عنوان دانشگاهی کتاب‌محور در نظام آموزش عالی کشورمان، افتخار دارد جایگاه اندیشه‌سازی و خردورزی بخش عظیمی از جوانان جویای علم این مرز و بوم باشد. تلاش فراوانی در ایام طولانی فعالیت این دانشگاه انجام پذیرفته تا با بهره‌گیری از تجربه‌های گرانقدر استادان و صاحب‌نظران برجسته کشورمان، کتاب‌ها و منابع آموزشی درسی شاخص و خودآموز تولید شود. در آینده هم، این مهم با هدف ارتقای سطح علمی، روزآمدی و توجه بیشتر به نیازهای مخاطبان دانشگاه پیام‌نور با جدیت ادامه خواهد داشت. به‌طور قطع استفاده از نظرات استادان، صاحب‌نظران و دانشجویان محترم، ما را در انجام این وظیفه مهم و خطیر یاری‌رسان خواهد بود. پیشاپیش از تمامی عزیزانی که با نقد، تصحیح و پیشنهادهای خود ما را در انجام این وظیفه خطیر یاری می‌رسانند، سپاسگزاری می‌نماییم. لازم است از تمامی اندیشمندانی که تاکنون دانشگاه پیام‌نور را منزلگه اندیشه‌سازی خود دانسته و ما را در تولید کتاب و محتوای آموزشی درسی یاری نموده‌اند، صمیمانه قدردانی گردد. موفقیت و بهروزی تمامی دانشجویان و دانش‌پژوهان عزیز آرزوی همیشگی ما است.

دانشگاه پیام‌نور

فهرست مطالب

پیشگفتار مترجم.....	یازده
پیشگفتار مؤلف.....	سیزده
فصل اول. مقدمه‌ای بر SRAM.....	۱
۱-۱ مقیاس‌بندی فناوری CMOS.....	۱
۲-۱ چرا SRAM؟.....	۳
۳-۱ معماری SRAM.....	۷
۱-۳-۱ سلول‌بیتی SRAM.....	۹
۲-۳-۱ کدگشاهای آدرس.....	۱۰
۳-۳-۱ مدار پیش‌شارژ.....	۱۴
۴-۳-۱ تقویت‌کننده‌های حس‌کننده.....	۱۴
۵-۳-۱ محرک‌های نوشتن.....	۱۸
۴-۱ مسائل و چالش‌های طراحی SRAM.....	۲۱
۱-۴-۱ شرایط متناقض تعیین اندازه افزاره.....	۲۳
۲-۴-۱ تغییرات فرایند.....	۲۵
۳-۴-۱ جریان نشتی خط‌بیت.....	۲۷
۴-۴-۱ اختلال جزئی نوشتن.....	۲۹
۵-۴-۱ خطاهای نرم.....	۳۰
۵-۱ توپولوژی‌های سلول‌بیتی SRAM.....	۳۲
۱-۵-۱ توپولوژی‌های سلول‌بیتی SRAM بدون دهانه خواندن مجزا.....	۳۴

۳۴	۱-۱-۵-۱	توپولوژی سلول بی‌تی SRAM پنج ترانزیستوری (۵T)
۳۵	۲-۱-۵-۱	سلول بی‌تی SRAM شش ترانزیستوری (۶T) مبتنی بر دروازه انتقال
۳۷	۳-۱-۵-۱	سلول بی‌تی SRAM اشمیت تریگر ده ترانزیستوری (۱۰T)
۳۹	۲-۵-۱	توپولوژی‌های سلول بی‌تی SRAM با دهانه خواندن مجزا
۳۹	۱-۲-۵-۱	توپولوژی سلول بی‌تی SRAM هشت ترانزیستوری (۸T)
۴۱	۲-۲-۵-۱	توپولوژی سلول بی‌تی SRAM نه ترانزیستوری (۹T)
۴۲	۳-۲-۵-۱	توپولوژی سلول بی‌تی SRAM ده ترانزیستوری (۱۰T)
۴۴	۳-۵-۱	سلول بی‌تی SRAM نامتقارن کم‌نشت
۴۶	۶-۱	خلاصه

فصل دوم. معیارهای طراحی سلول بی‌تی SRAM

۴۹	۱-۲	مروری بر سلول بی‌تی SRAM ۶T استاندارد
۴۹	۱-۱-۲	عمل خواندن
۵۰	۲-۱-۲	اندازه‌گیری SNM خواندن
۵۳	۳-۱-۲	عمل نوشتن
۵۶	۴-۱-۲	اندازه‌گیری SNM نوشتن
۵۸	۵-۱-۲	روابط بین قدرت راه‌اندازی ترانزیستورها
۵۸	۲-۲	سایر معیارهای پایداری سلول بی‌تی SRAM
۶۱	۱-۲-۲	معیارهای پایداری منحنی N
۶۱	۲-۲-۲	معیارهای ولتاژ و جریان ایستا
۶۵	۳-۲-۲	معیارهای توان
۶۶	۴-۲-۲	وابستگی‌های SPNM و WTP
۶۷	۵-۲-۲	وابستگی به نسبت سلول بی‌تی
۶۸	۶-۲-۲	وابستگی به ولتاژ تغذیه (VDD)
۷۰	۳-۲	معیارهای طراحی اندازه‌گیری خطییت
۷۰	۱-۳-۲	اندازه‌گیری پایداری خواندن
۷۱	۲-۳-۲	اندازه‌گیری قابلیت نوشتن
۷۶	۴-۲	تحلیل پایداری پویا
۷۸	۱-۴-۲	پایداری خواندن پویا
۸۰	۲-۴-۲	پایداری نوشتن پویا
۸۴	۵-۲	خلاصه

فصل سوم. طراحی سلول بی‌تی SRAM تک‌سر

۸۷	۱-۳	مقدمه
----	-------	-----	-------

۹۱	۲-۳ توپولوژی‌های سلول‌بیتی SRAM
۹۱	۱-۲-۳ سلول‌بیتی ۶T SRAM با دسترسی مبتنی بر دروازه انتقال (TG-۶T)
۹۳	۲-۲-۳ سلول‌بیتی ۸T SRAM با دهانه خواندن مجزا
۹۵	۳-۳ سلول‌بیتی ۶T SRAM تک‌اسر (SE-SRAM)
۹۹	۱-۳-۳ ساختار آرایه سلول‌بیتی ۶T SE
۱۰۰	۲-۳-۳ عمل خواندن
۱۰۲	۳-۳-۳ عمل نوشتن
۱۰۳	۴-۳ حاشیه‌های پایداری خواندن و توانایی نوشتن
۱۰۳	۱-۴-۳ حاشیه پایداری خواندن (SNM)
۱۰۷	۲-۴-۳ حاشیه توانایی نوشتن (WAM)
۱۱۰	۵-۳ تعیین اندازه ترانزیستورهای کمکی خواندن و نوشتن در سلول‌های بیتی ۶T SE
۱۱۰	۱-۵-۳ تعیین اندازه ترانزیستور کمکی خواندن
۱۱۶	۲-۵-۳ تعیین اندازه ترانزیستور کمکی نوشتن
۱۱۸	۳-۵-۳ نقشه جانمایی برای حذف PWD
۱۲۱	۶-۳ عملکرد و مصرف توان
۱۲۱	۱-۶-۳ توزیع زمان دسترسی خواندن
۱۲۳	۲-۶-۳ مصرف توان و نشت
۱۲۶	۷-۳ خلاصه
۱۲۹	فصل چهارم. طراحی سلول بیتی SRAM دو دهانه‌ای
۱۲۹	۱-۴ مقدمه
۱۳۲	۲-۴ سلول‌های بیتی SRAM دو دهانه‌ای موجود
۱۳۳	۱-۲-۴ سلول بیتی ۸T SRAM استاندارد
۱۳۵	۲-۲-۴ سلول بیتی ۷T SRAM با بایاسینگ تفاضلی
۱۳۷	۳-۴ سلول بیتی ۶T SRAM دو دهانه‌ای
۱۴۰	۱-۳-۴ ساختار آرایه
۱۴۱	۲-۳-۴ عملیات خواندن و نوشتن در سلول بیتی ۶T دو دهانه‌ای
۱۴۲	۴-۴ دهانه خواندن با پیکربندی مجدد در سلول بیتی ۶T دو دهانه‌ای
۱۴۷	۱-۴-۴ جریان نشتی RBL و جریان تونل‌زنی گیت
۱۴۹	۲-۴-۴ حالت ۱ برای نشت خطیبت خواندن
۱۵۲	۳-۴-۴ حالت ۲ برای نشت خطیبت خواندن
۱۵۴	۵-۴ دسترسی هم‌زمان خواندن و نوشتن در ۶T SRAM دو دهانه‌ای
۱۵۶	۱-۵-۴ خواندن کلمه A
۱۵۷	۲-۵-۴ نوشتن کلمه A

۱۵۸۳-۵-۴ خواندن و نوشتن هم‌زمان کلمات A و C
۱۵۸۶-۴ حساسیت تغییرات فرایند SRAM
۱۶۵۷-۴ مساحت، توان و عملکرد سلول‌های بی‌تی SRAM دو دهانه‌ای
۱۶۵۱-۷-۴ هزینهٔ سربار مساحت با قابلیت‌های چنددهانه‌ای
۱۶۹۲-۷-۴ مصرف توان
۱۶۹۳-۷-۴ عملکرد
۱۷۱۸-۴ خلاصه
۱۷۳فصل پنجم. طراحی سلول بی‌تی SRAM با استفاده از ادوات یک‌طرفه
۱۷۳۱-۵ مقدمه
۱۷۶۲-۵ ترانزیستورهای تونل‌زنی
۱۸۱۳-۵ ایجاد مدل رفتاری برای TFETها
۱۸۵۴-۵ تأثیرات جریان نامتقارن بر طراحی SRAM
۱۸۸۱-۴-۵ توپولوژی سلول بی‌تی SRAM با ترانزیستورهای دسترسی درون‌سو
۱۹۱۲-۴-۵ توپولوژی سلول بی‌تی SRAM با ترانزیستورهای دسترسی برون‌سو
۱۹۵۵-۵ مطالعهٔ موردی طراحی سلول بی‌تی ۶T TFET SRAM
۱۹۶۱-۵-۵ عمل خواندن در سلول بی‌تی ۶T TFET SRAM
۱۹۸۲-۵-۵ عمل نوشتن در سلول بی‌تی ۶T TFET SRAM
۲۰۱۶-۵ معیارهای طراحی سلول بی‌تی SRAM
۲۰۱۱-۶-۵ پایداری سلول بی‌تی SRAM
۲۰۴۲-۶-۵ عملکرد سلول بی‌تی SRAM
۲۰۶۳-۶-۵ توان ناشی
۲۰۷۴-۶-۵ مساحت
۲۰۹۷-۵ خلاصه
۲۱۱فصل ششم. NBTI و تأثیر آن بر SRAM
۲۱۱۱-۶ مقدمه
۲۱۴۲-۶ ویژگی‌های فیزیکی ناپایداری دمایی بایاس منفی (NBTI) و تأثیر آن
۲۲۰۳-۶ مدل NBTI
۲۲۱۴-۶ سلول‌های بی‌تی SRAM تحت NBTI
۲۲۷۵-۶ روش‌های صرفه‌جویی انرژی ناشی در حافظه‌های نهان
۲۲۸۱-۵-۶ پیکربندی‌های حافظهٔ نهان با صرفه‌جویی در انرژی ناشی
۲۳۱۶-۶ بازیابی پایداری در پیکربندی‌های مختلف حافظهٔ نهان
۲۳۱۱-۶-۶ بازیابی SNM خواندن

۲۳۳ ۲-۶-۶ بازیابی WNM
۲۳۶ ۷-۶ تأثیر NBTI تحت تغییرات فرایند
۲۳۶ ۱-۷-۶ توزیع SNM خواندن تحت تغییرات فرایند
۲۳۸ ۲-۷-۶ توزیع جریان نشتی تحت تغییرات فرایند
۲۳۹ ۸-۶ خلاصه
۲۴۱ منابع
۲۵۳ کلمات اختصاری

پیشگفتار مترجم

این کتاب یک راهنما برای طراحی و تحلیل سلول‌های بیتی حافظه دسترسی تصادفی ایستا (SRAM) می‌باشد و تلاش می‌کند تا چالش‌های ناحیه نانو برای ادوات CMOS و ادوات نوظهور را برطرف کند. از آنجایی که تغییرات فرایند یک چالش مداوم در آرایه‌های حافظه بزرگ می‌باشد، این کتاب محبوب‌ترین توپولوژی‌های سلول بیتی SRAM (مدارهای معیار) که تغییرپذیری را کاهش می‌دهند، همراه با تجزیه و تحلیل جامع، ارائه می‌کند. در سرتاسر این کتاب، بر مصالحه‌های مختلف برای دستیابی به بهترین طراحی ممکن برای سلول بیتی SRAM تأکید شده است.

محتوای این کتاب برای مهندسين طراح VLSI، دانشجویان تحصیلات تکمیلی رشته‌های مهندسی برق الکترونیک و معماری کامپیوتر و کسانی که قصد دارند تحقیقات خود را در زمینه طراحی SRAM آغاز کنند بسیار مناسب می‌باشد.

قطعاً این نوشتار خالی از اشکال نیست. لذا مستدعی است اصلاحات و نکات پیشنهادی خود را از طریق پست الکترونیک m.faraji@pnu.ac.ir با ما در میان بگذارید.

در پایان بر خود لازم می‌دانم از واحد تدوین و انتشارات دانشگاه پیام نور به خاطر بررسی و چاپ کتاب تشکر نمایم. امید است این کتاب مورد استفاده خوانندگان گرامی قرار گرفته و در ارتقاء سطح دانش آن‌ها مفید باشد.

مهدی فرجی

پیشگفتار مؤلف

فناوری نیمه‌رسانای اکسید فلزی مکمل¹ (CMOS) در طول دهه‌های گذشته خود را به‌عنوان مهم‌ترین روش ساخت نشان داده و به‌گزینه انحصاری برای حافظه‌های نیمه‌رسانا به‌ویژه حافظه دسترسی تصادفی ایستا² (SRAM) تبدیل شده است. SRAMها نقش مهمی در سلسله مراتب حافظه برای سیستم‌های کامپیوتری مدرن ایفاء می‌کنند و به‌عنوان یکی از اجزای مهم انواع مختلف کاربردهای میکروالکترونیکی از جمله سیستم‌های بی‌سیم مصرف‌کننده تا پردازنده‌های سرور با کارایی بالا، محصولات چندرسانه‌ای و سیستم روی تراشه³ (SoC) محسوب می‌شوند. به‌طورکلی، سلول‌های بی‌تی SRAM از ادواتی⁴ با کوچک‌ترین ساختار هندسی ساخته می‌شوند تا چگالی بالایی داشته باشند و بتوانند پایه‌پای مقیاس‌بندی فناوری CMOS پیش بروند؛ در نتیجه اولین ادواتی هستند که در معرض عوارض جانبی ناشی از مقیاس‌بندی فناوری قرار می‌گیرند. به‌منظور مقابله با چالش‌های ناحیه نانو⁵ مانند توان پایین⁶، تغییرات فرایند⁷ و خطاهای نرم⁸، اخیراً مدارها و معماری‌های متعدد و مختلفی برای

-
1. Complementary Metal Oxide Semiconductor
 2. Static Random Access Memory
 3. System-On-Chip
 4. Devices
 5. Nano-Regime
 6. Low-Power
 7. Process Variation
 8. Soft Error

سلول‌های بی‌تی SRAM پیشنهاد شده‌اند که در آن‌ها ادوات متفاوتی مانند سلول‌های بی‌تی SRAM مبتنی بر ترانزیستورهای اثر میدانی تونلی^۱ (TFET) برای کاربردهای توان پایین مورد تأکید قرار گرفته‌اند.

هدف این کتاب این است که دیدگاه نظام‌مند و جامعی برای کمک به درک بهتر مدارها، معماری‌ها و روش‌های طراحی و تحلیل سلول‌های بی‌تی SRAM ارائه دهد. چالش‌های ناحیه نانو مانند توان پایین، تغییرات فرایند و خطاهای نرم مهم‌ترین مسائلی هستند که هنگام طراحی و تحلیل سلول‌های بی‌تی SRAM به دقت در نظر گرفته می‌شوند. طراحی SRAM مقاوم^۲ و روش‌های تحلیل آن، جنبه‌های مختلف طراحی و تحلیل مدارها و آرایه‌های سلول بی‌تی SRAM را به طراحان، محققان و مهندسين مدارها و سیستم‌های تعبیه‌شده^۳ نشان می‌دهند. در این کتاب مفاهیم فوق به تفصیل شرح داده می‌شوند تا دستورالعمل‌های دقیقی برای طراحی حافظه‌های نهان^۴ بزرگی که در سیستم‌های تعبیه‌شده و قابل حمل مورد نیاز هستند، ارائه شود. همچنین توپولوژی‌های جایگزینی برای SRAM شش ترانزیستوری (6T) ارائه می‌شوند که هنگام پیاده‌سازی با استفاده از فناوری CMOS در مقیاس نانو، مقاوم‌تر هستند. توپولوژی‌های مربوط به سلول‌های بی‌تی SRAM توان پایین بر اساس استحکام آن‌ها طبقه‌بندی شده و همراه با مزایا و معایب آن‌ها به تفصیل شرح داده می‌شوند. همچنین معیارهای مختلف کیفیت برای بررسی حافظه‌های نهان کوچک و بزرگ مورد بحث قرار می‌گیرند.

محتوای این کتاب برای مهندسين طراح VLSI در مقیاس نانو، دانشجویان تحصیلات تکمیلی رشته مهندسی برق و کسانی که قصد دارند تحقیقات خود را در زمینه طراحی SRAM آغاز کنند در نظر گرفته شده است. همچنین این کتاب، منبع مهمی برای مهندسانی است که قصد دارند با جنبه‌های مختلف SRAM آشنا شده و آن‌ها را توسعه دهند. در این کتاب فرض بر این است که خوانندگان دانش پایه در مورد مدارات و ادوات الکترونیکی را دارند و با آن‌ها آشنا هستند. هدف این کتاب این است

1. Tunnel Field Effect Transistors
2. Robust
3. Embedded System
4. Cache

که به مهندسين طراح VLSI و دانشجويان آموزش داده شود تا بتوانند SRAM و معماری حافظه نهن را بهخوبي طراحی کنند.

در اين کتاب مباحث مقدماتی بهاندازه کافی ارائه می شوند تا با اصطلاحات طراحی و تحليل SRAM آشنا شوید. هدف اصلی اين است که به دانش و معلومات عمیقی در چند زمينه مانند عملکرد، طراحی و تحليل SRAMهای مبتنی بر CMOS و TFET دست يابيد. اين کتاب مشتمل بر شش فصل می باشد: (۱) مقدمه‌ای بر SRAM، (۲) معيارهای طراحی سلولبیتی SRAM، (۳) طراحی سلولبیتی SRAM تکسر^۱، (۴) طراحی سلولبیتی SRAM دو دهانه‌ای^۲، (۵) طراحی سلولبیتی SRAM با استفاده از ادوات یک‌طرفه^۳ و (۶) NBTI و تأثیر آن بر SRAM. توصيف مقدماتی SRAM به‌عنوان مبنایی برای درک بهتر اهميت SRAM در سلسله مراتب حافظه و نیاز به اجزای سازنده پایه برای تحقق حافظه‌های نهن عمل می کند. عملیات پایه و تحليل پایداری^۴ ایستا و پویا برای حافظه‌های نهن کوچک و بزرگ نشان می دهند که نقاط داده کافی برای تحليل پایداری در روش‌های متعارف وجود ندارد. مطالعات موردی ماژول‌های^۵ حافظه نهن مبتنی بر سلول‌هایبیتی SRAM دو دهانه‌ای و شش ترانزیستوری تکسر، روند کامل طراحی SRAM را نشان می دهند. در اين کتاب پیامدهای تحقق SRAM با استفاده از ادوات یک‌طرفه مانند TFETها به تفصیل مورد بررسی قرار می گیرند و دو سلولبیتی SRAM مختلف با استفاده از TFETها با سلولبیتی CMOS SRAM شش ترانزیستوری استاندارد مقایسه می شوند. در نهایت تأثیر ناپایداری دمایی بایاس منفی بر پیکربندی‌های مختلف SRAM مورد بررسی قرار می گیرند.

-
1. Single-Ended
 2. 2-Port
 3. Unidirectional Devices
 4. Stability
 5. Modules

فصل اول

مقدمه‌ای بر SRAM

۱-۱ مقیاس‌بندی فناوری CMOS

مقیاس‌بندی فناوری CMOS مطابق قانون مور^۱ در چهار دهه گذشته باعث شده است که عملکرد طراحی‌های VLSI بهبودی پنج برابری داشته باشند. قانون مور که در سال ۱۹۶۵ تدوین شد، بیان می‌دارد که تعداد ترانزیستورهای هر نسل در مدارات مجتمع^۲ تقریباً هر ۲ سال (معمولاً ۱۸ تا ۲۴ ماه) دو برابر می‌شود [۸۰]. از آن زمان به بعد، قانون مور تبدیل به خطی مشی اصلی صنعت نیمه‌رسانا برای کاهش مقیاس فناوری‌های فرایند^۳ در نسل‌های آینده شده است. صنعت نیمه‌رسانا به‌طور قابل فهمی شدیداً مشتاق این است که شاهد ادامه سرعت قانون مور باشد و البته این سرعت وابسته به فناوری‌های ساخت ترانزیستور می‌باشد که روزبه‌روز در حال پیشرفت هستند و بر چالش‌های مربوط به مقیاس‌بندی فناوری غلبه می‌کنند. مور همچنین بیان کرده است که هزینه تولید به ازای هر عملیات در ریزپردازنده‌ها^۴ برای فناوری‌های نسل آینده به‌طور نمایی کاهش می‌یابد.

به‌طور کلی، مقیاس‌بندی حداقل اندازه ابعاد^۵ طول و عرض به میزان حدوداً ۳۰٪ (عدد جادویی مور) برای هر نسل جدید فناوری به لحاظ تئوری منتهی به موارد زیر می‌شود:


-
1. Moore's Law
 2. Integrated Circuit
 3. Process Technologies
 4. Microprocessor
 5. Feature Size

۱. چگالی افزاره^۱ دو برابر می‌شود درحالی‌که مساحت به میزان $(0.7Y \times 0.7X)$ یعنی حدود ۵۰٪ کاهش می‌یابد، در نتیجه ادوات بیشتری در یک مساحت ثابت قرار داده می‌شود که هزینه هر ترانزیستور را به‌طور مؤثری کاهش می‌دهد.
۲. ظرفیت خازنی کل به میزان ۳۰٪ کاهش می‌یابد که باعث می‌شود تأخیر دروازه^۲ به میزان ۳۰٪ کاهش پیدا کند و در نتیجه سرعت کار تا ۴۳٪ افزایش می‌یابد.
۳. بنابراین مصرف توان^۳ (توان متناسب با CV^2f است) به خاطر کاهش اندازه ترانزیستورها و کاهش ولتاژ تغذیه باید برای مدار معینی به میزان ۳۰٪ تا ۶۵٪ کاهش پیدا کند.

شکل ۱-۱ مقیاس‌بندی فناوری CMOS را نشان می‌دهد. این عدد جادویی ۳۰٪، نسل بعدی فناوری CMOS را مطابق قانون مور تعیین می‌کند. ایده مقیاس‌بندی فناوری جذابیت زیادی دارد به‌طوری‌که صنعت نیمه‌رسانا برای تداوم این روند مقیاس‌بندی فناوری بسیار پرتلاش بوده است، اما سرعت این مقیاس‌بندی فعلاً خیراً کاهش پیدا کرده است. برای این‌که گره فناوری نسل بعدی را مطابق عدد جادویی مور پیش ببریم، اگر مثلاً گره فناوری فعلی را ۶۵ نانومتر در نظر بگیریم، در آن صورت گره فناوری بعدی ۴۵ نانومتر (0.7×65) خواهد بود. سایر نسل‌های فناوری نیز به همین ترتیب به دست آمده‌اند.

مقیاس‌بندی ولتاژ تغذیه باعث کاهش توان ایستا و همچنین کاهش شدید توان پویا به دلیل رابطه درجه دوم آن با ولتاژ تغذیه می‌شود. با این حال اگر صرفاً V_{DD} را کاهش دهیم، تأخیر افزایش خواهد یافت، بنابراین ولتاژ آستانه افزاره (V_{TH}) نیز باید برای حفظ جریان تحریک کاهش یابد اما کاهش V_{TH} منجر به افزایش نمایی توان نشتی می‌شود. علاوه بر این، ادواتی با حداقل اندازه ابعاد و به‌شدت تطبیق‌یافته از اهمیت زیادی به‌ویژه هنگام طراحی حافظه‌های دسترسی تصادفی ایستا (SRAM)

1. Device
2. Gate
3. Power Dissipation



شکل ۱-۱. تصویر مقیاس‌بندی فناوری CMOS برای نسل‌های آینده.

برخوردارند، بنابراین اولین ادواتی هستند که متحمل روندهای نمایی مقیاس‌پذیری می‌شوند. ادامه مقیاس‌بندی فناوری CMOS باعث بروز مشکلات متعددی شده است که از جمله می‌توان به تغییرات ناشی از فرایند، خطاهای نرم، تنزل ترانزیستور به دلیل فرسودگی و غیره اشاره کرد. البته لازم به ذکر است که این مشکلات در نسل‌های اولیه فناوری شدت کمتری داشتند.

۲-۱ چرا SRAM؟


ایده حافظه مبتنی بر MOSFET برای اولین بار در دهه هفتاد تجاری‌سازی و تکمیل شد. رابرت دنارد^۱ از شرکت IBM ساخت سلول حافظه پویا با استفاده از یک MOSFET و یک خازن را در سال ۱۹۶۸ پیش‌بینی کرد [۳۰]. اولین تراشه حافظه دسترسی تصادفی پویا^۲ (DRAM) بر اساس MOSFET با ۲ کیلوبیت به همراه اصلاحات فرایندی در کنترل نشت در سال ۱۹۷۱ ساخته شد. باین‌حال، عملکرد DRAM به دلیل زمان دسترسی طولانی و نیاز به توان بیشتر از همان ابتدا نتوانست پایه‌پای عملکرد پردازنده‌ها پیش برود [۲۹، ۴۲]. ماهیت پویای DRAM باعث می‌شود

1. Robert Dennard

2. Dynamic Random Access Memory

که این حافظه به طور متناوب نیاز به بازنویسی داشته باشد تا محتوای سلول‌های حافظه از بین نرود.

شکاف فزاینده بین پردازنده‌ها و عملکرد DRAM نشان داده است که نیاز به سطوح مختلفی برای سلسله مراتب حافظه در معماری‌های پردازنده وجود دارد. سلسله مراتب حافظه از حافظه‌های روی تراشه با کارایی بالا و اندازه کوچک اما گران‌قیمت تا حافظه‌های گندتر خارج از تراشه با اندازه بزرگ اما ارزان‌قیمت مانند DRAM، حافظه‌های مغناطیسی یا نوری متغیر می‌باشد. پردازنده برای برآورده کردن شرایط عملکرد سیستم سعی می‌کند تا داده‌ها و دستورالعمل‌های پرکاربرد را به خود نزدیک‌تر کند (یعنی در حافظه سریع‌تر روی تراشه که حافظه «نهان» نامیده می‌شود). سلسله مراتب متعارف حافظه برای یک سیستم کامپیوتری مدرن در شکل ۱-۲ نشان داده شده است.



شکل ۱-۲. سلسله مراتب متعارف حافظه برای یک سیستم کامپیوتری مدرن.

حافظه‌های نهان روی تراشه اغلب L1، L2 و حتی L3 نامیده می‌شوند. سطوح مختلف حافظه‌های نهان، حافظه‌های دسترسی تصادفی ایستا (SRAM) هستند که از نظر عملکرد در صدر سلسله مراتب حافظه قرار دارند اما اغلب به دلیل محدودیت‌های مساحت و هزینه بالا به ازای هر بیت با ظرفیت کمتری مجتمع می‌شوند. سرعت و هزینه به ازای هر بیت با حرکت از ثبات‌ها به سمت ذخیره‌نوع سوم کاهش می‌یابند اما ظرفیت ذخیره‌سازی داده‌ها افزایش پیدا می‌کند.

SRAMها به‌عنوان یکی از اجزای مهم انواع مختلف کاربردهای میکروالکترونیکی از سیستم‌های بی‌سیم مصرف‌کننده تا پردازنده‌های سرور با کارایی بالا، محصولات چندرسانه‌ای و سیستم روی تراشه (SoC) محسوب می‌شوند. پردازنده‌های مدرن با کارایی بالا و کاربردهای SoC برای این‌که به عملکرد و توان عملیاتی لازم دست یابند، به حافظه بیشتری روی تراشه نیاز دارند. با این حال، به دلیل محدودیت‌های مساحت و هزینه بالا به ازای هر بیت نمی‌توان مقدار زیادی از حافظه مورد نیاز را در داخل تراشه تعبیه کرد. شکل ۱-۳ روند صعودی حافظه‌های نهان روی دای^۱ برای پردازنده‌های مختلف بر اساس گره‌های فناوری متفاوت را نشان می‌دهد. همچنین پیش‌بینی می‌شود که درصد SRAMهای تعبیه‌شده در محصولات SoC افزایش خواهد یافت [۴۸]. علاوه بر این از آنجایی که الگوی طراحی ریزپردازنده‌ها به معماری‌های چند هسته‌ای تغییر پیدا کرده است، نیاز بسیار زیادی به حافظه‌های نهان در سیستم‌های کامپیوتری مدرن وجود دارد. همان‌طور که در شکل ۱-۳ مشاهده می‌شود، مقدار حافظه نهان در پردازنده مونتسیتوی دوهسته‌ای اینتل^۲ در مقایسه با پردازنده تک‌هسته‌ای زئون^۳ به‌طور قابل توجهی افزایش یافته است.

روند متعارف مساحت حافظه تعبیه‌شده و منطبق برای سیستم روی تراشه (SoC) نیز در شکل ۱-۴ نشان داده شده است. در این روند مشاهده می‌شود که سهم SRAM بر روی دای به‌طور چشمگیری از ۲۰٪ در سال ۱۹۹۹ به ۹۴٪ که برای سال ۲۰۱۴

1. Die
2. Montecito, Dual Core, Intel Processor
3. Xeon